PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09162417 A

(43) Date of publication of application: 20 . 06 . 97

(51) Int. CI

H01L 29/786 H01L 21/8238 H01L 27/092

(21) Application number: 08178371

(71) Applicant:

NORTHERN TELECOM LTD

(22) Date of filing: 08 . 07 . 96

(72) Inventor:

N GARRY TEARLE

(30) Priority:

07 . 07 . 95 US 95 499171

(54) CMOS INTEGRATED CIRCUIT ON SILICON ON **INSULATOR SUBSTRATE AND METHOD OF** FORMING INTEGRATED CIRCUIT ON SILICON ON INSULATOR SUBSTRATE


(57) Abstract:

PROBLEM TO BE SOLVED: To reconcile the structure of a CMOS integrated circuit with an already-existing CMOS process technique an to obtain the optimum threshold voltage control of the integrated circuit which is actuated in a low voltage.

SOLUTION: This integrated circuit is constituted of N-MOS FETs 104 and P-MOS FETs 102, which are respectively formed on selected regions on a silicon surface layer, and two back gate electrodes 150 and 152. which are respectively formed of heairly doped region in the surface of a silicon substrate 114 which is adjacent to an insulating layer 116 and is located under the lower side of the layer 116. At this time, the electrode 150 is extended under the lower sides of one group of the FETs 102, the electrode 152 is extended under the lower sides of one group of the electrodes 104, each back gate electrode has a contact part for applying a bias voltage to each MOS FET and the threshold voltage of the individual groups of the MOS FETs is controlled by this contact parts by applying the bias voltage to the individual back gate electrodes to correspond to the

MOS FETs.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-162417

(43)公開日 平成9年(1997)6月20日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H01L	29/786			H01L	29/78	613A	
	21/8238				27/08	3 2 1 B	
	27/092				29/78	6 1 7 N	

審査請求 未請求 請求項の数17 OL (全 16 頁)


(21)出願番号	特顯平8-178371	(71)出願人	390023157
			ノーザン・テレコム・リミテッド
(22)出顧日	平成8年(1996)7月8日		NORTHERN TELECOM LI
			MITED
(31)優先権主張番号	08/499 171		カナダ国, エイチ2ワイ 3ワイ4, ケベ
(32)優先日	1995年7月7日		ック,モントリオール,エスティ.アント
(33)優先権主張国	米国 (US)		イン ストリート ウェスト 380 ワー
			ルド トレード センタ オプ モントリ
			オール 8フロア
		(72)発明者	エヌ. ギャリー タール
			カナダ国,ケイ1プイ 9アール3,オン
			タリオ、オタワ、ペイサイド プライベー
			F 9
		(7A) (PB) J	中理士·西西井·安明
		(14)1647	74T 197 47

(54) 【発明の名称】 シリコン・オン・インシュレータ基板上のCMOS集積回路およびシリコン・オン・インシュレータ基板上に集積回路を形成する方法

(57)【要約】

【課題】 CMOS集積回路の構造と既存のCMOSプロセス技術とを両立させ、低電圧で動作する集積回路の最適な閾値電圧制御を得ること。

【解決手段】 シリコン表面層の選択された領域に形成されたn-MOSFET104およびp-MOSFET102と、絶縁層116に隣接した下側のシリコン基板114の表面の、重度にドープされた領域によって形成された、2つのバック・ゲート電極150、152とから構成され、バック・ゲート電極150は、一組のp-MOSFET102の下側に、バック・ゲート電極152は、一組のn-MOSFET104の下側に広がっており、各バック・ゲート電極が各MOSFETに対してバイアス電圧を印加するための接触部を有し、該接触部によって個々の組のMOSFETの閾値電圧を、対応するバック・ゲート電極にバイアスを印加することにより制御する。



2

【特許請求の範囲】

【請求項1】 半導体基板層と、埋め込み絶縁誘電層と、その上側のシリコン表面層とから構成されるシリコン・オン・インシュレータ基板上のCMOS集積回路において、

1

十分にディブリートされたCMOS技術を用いて、前記シリコン表面層の選択された領域に形成された複数のn-MOSFETおよびp-MOSFETと、

前記絶縁誘電層に隣接した下側の半導体基板層の表面の、重度にドープされた領域によって形成された、少な 10 くとも2つのバック・ゲート電極とから構成され、前記第1のバック・ゲート電極は、一組のp-MOSFETの下側に広がっており、前記第2のバック・ゲート電極は、一組のn-MOSFETの下側に広がっており、各バック・ゲート電極が各MOSFETに対してバイアス電圧を印加するための接触部を有し、前記接触部によって個々の組のMOSFETの閾値電圧を、対応するバック・ゲート電極にバイアスを印加することにより制御することを特徴とするCMOS集積回路。

【請求項2】 各組が個別のMOSFETにより構成さ 20 れており、各個々のMOSFETに対して別個のバック ・ゲート電極が設けられていることを特徴とする請求項 1に記載のCMOS集積回路。

【請求項3】 一組が複数のn-MOSFETのグループにより構成されており、別の組が複数のp-MOSFETのグループにより構成されており、各p-MOSFETグループおよび各n-MOSFETグループに対して別個のバック・ゲート電極が設けられていることを特徴とする請求項1に記載のCMOS集積回路。

【請求項4】 前記基板が第1の導電性タイプであり、 各バック・ゲート電極が反対の導電性タイプの、重度に ドープされた導電性領域により構成されていることを特 徴とする請求項1に記載のCMOS集積回路。

【請求項5】 前記基板が第1の導電性タイプであり、その内部に形成された第2の導電性タイプのウェル領域を含んでおり、各バック・ゲート電極がウェル領域内部に形成された第1の導電性タイプの、重度にドープされた導電性領域により構成されていることを特徴とする請求項1に記載のCMOS集積回路。

【請求項6】 前記バック・ゲート電極が前記半導体基板のドーピング・タイプとは反対のドーピングタイプの、重度にドープされた領域により設けられており、前記バック・ゲート電極にバイアスを印加して、前記基板から前記バック・ゲート電極の接合絶縁する構造であることを特徴とする請求項1に記載のCMOS集積回路。

【請求項7】 少なくとも、1つの電気的に導電性のある接触部が、前記集積回路の導電性相互接続金属化層を介して各バック・ゲート電極に設けられる構造であることを特徴とする請求項1に記載のCOMS集積回路。

【請求項8】 前記シリコン表面層内に形成された個々 50

のMOSFETがフィールド酸化物層によって絶縁されており、前記バック・ゲート電極に対する接触が前記フィールド酸化物層を介して延びている貫通構造によって実現することを特徴とする請求項1に記載のCMOS集積回路。

【請求項9】 前記集積回路が、1 V以下の電圧で動作し、前記回路が前記集積回路の動作中に前記 n - MOS FETおよびp - MOS FETのパラメータの変化に対応して、前記パック・ゲート・バイアスを発生する手段を含んでいることを特徴とする請求項1に記載のCMOS集積回路。

【請求項10】 前記バック・ゲート・バイアスが、前記シリコン表面層に形成され、金属相互接続ラインを介して前記バック・ゲート電極に対してバック・ゲート・バイアスを伝送する手段を含んだ前記集積回路の一部によって発生させられることを特徴とする請求項9に記載のCMOS集積回路。

【請求項11】 前記バック・ゲート・バイアスを提供するための電荷ポンピング手段を含んでいることを特徴とする請求項10に記載のCMOS集積回路。

【請求項12】 バック・ゲート電極により構成された MOSFETを含むシリコン・オン・インシュレータ基 板上に集積回路を形成する方法において、

第1の導電性タイプの半導体基板層と、埋め込み絶縁層と、その上側にシリコン表面層とを有しているシリコン・オン・インシュレータ基板を設ける工程と、

前記基板層に、重度にドープされた導電性領域を形成することにより、前記シリコン表面層を介して、さらに前記埋め込み絶縁層を介して高エネルギー・イオン・インプランテーションにより前記基板層の一定の領域を選択的にドーピングすることによって埋め込みバック・ゲート電極を形成する工程と、

前記バック・ゲート電極の上側に広がる前記シリコン表面層内にMOSFETを形成する工程と、

前記MOSFETの下側バック・ゲート電極により構成されているMOSFETの端子に対する電気的接触を形成する工程と、

を含むことを特徴とする方法。

【請求項13】 前記バック・ゲート電極を形成する工程が、前記基板層とは反対の導電性タイプの、重度にドープされた領域を形成する工程を含むことを特徴とする請求項12に記載の方法。

【請求項14】 前記バック・ゲート電極を形成する工程が、

前記基板に第2の導電性タイプのウェル領域を形成し、 つぎに、前記ウェル領域内に前記バック・ゲート電極を 形成し、前記バック・ゲート電極が、前記ウェル領域内 に絶縁された第1の導電性タイプの、選択的にドープさ れた領域によって設けられる工程と、

前記ウェル領域および前記バック・ゲート電極に対する

電気的な接触を設ける工程と、

を含むことを特徴とする請求項12に記載の方法。

【請求項15】 前記埋め込みバック・ゲート電極を形 成する工程が、

前記シリコン表面層を介し、さらに前記埋め込み絶縁層 を介して前記基板層内部へのドーパントの高エネルギー ・インプランテーションによって前記基板を選択的にド ーピングし、前記絶縁層に隣接した前記基板の領域に重 度にドープされた領域を設ける工程と、

前記インプラントをアニールして前記絶縁層に隣接した 10 前記基板層の表面領域に電極を設ける導電性領域を形成 する工程と、

を含むことを特徴とする請求項12に記載の方法。

【請求項16】 少なくとも、第1と第2のバック・ゲ ート電極を形成する工程と、それに続く、前記シリコン 表面層に前記第1のバック・ゲート電極の上側に広がる 1組のn-MOSFETと、前記第2のバック・ゲート 電極の上側に広がる1組のp-MOSFETとを形成す る工程を含んでおり、

前記n-MOSFETの組とp-MOSFETの組の閾 20 る。 値電圧を、それぞれ独立に制御する目的で、バイアスを 印加するために、前記第1および第2のゲート電極のそ れぞれに対する少なくとも1つの接触を含めて、前記 n -MOSFETおよびp-MOSFETの端子に接触さ せる工程を含むことを特徴とする請求項12に記載の方 法。

【請求項17】 シリコン・オン・インシュレータ基板 上にn-MOSFETおよびp-MOSFETを含んだ CMOS集積回路を形成する方法において、

第1の導電性タイプの半導体基板層と、その上側の埋め 込み絶縁層と、その上側の結晶性シリコン層によりで構 成される基板を設ける工程と、

前記基板層内に、イオン・インプランテーションにより 前記基板層の一定の領域を選択的に、重度にドーピング することによって、複数の埋め込みバック・ゲート電極 を形成し、第2の導電性タイプの導電性領域を形成し、 それによってそれら電極を前記基板から接合絶縁する工 程と、

前記シリコン表面層内の各バック・ゲート電極上に、一 組のp-MOSFETと一組のn-MOSFETを形成 40 し、それによって、前記各組のp-MOSFETと各組 のn-MOSFETのそれぞれの閾値電圧を、対応する 前記バック・ゲート電極にバイアスを印加することによ って、それぞれ独立に制御できるようにする工程と、 を含むことを特徴とする方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、シリコン・オン ・インシュレータ基板上のCMOS集積回路およびシリ コン・オン・インシュレータ基板上に集積回路を形成す 50 る方法に関し、特に、低電圧で動作可能な回路におい て、より改良された閾値電圧制御の実現に関するもので

[0002]

【従来の技術】従来における相補型金属酸化膜(CMO S)技術において、MOS電界効果トランジスタ (MO SFET) はバルク・シリコン基板ウェハの表面に埋め 込まれ、分散された半導体ウェル領域内に形成される。 MOSFETの閾値電圧は、例えば、S. M. Sze、

"Physics of semconductorD evices", 2nd. ed., p. 442に記述さ れているように、MOSFETの電源接合とウェルとの 間にバイアスを印加することによって調節、制御できる ことは、これまでにも知られている。

【0003】 閾値電圧制御に関する、この技術は往々に して"バックゲーティング"と呼ばれる。通常、電源と ウェルとの間には逆バイアスが印加され、n-チャンネ ル・トランジスタの閾値電圧をよりポジティブに、p-チャンネル・デバイスの閾値電圧よりネガティブにす

【0004】しかしながら、電源・基板接合に小さな順 方向バイアスを印加して、n-チャンネル閾値をよりネ ガティブに、pーチャンネル閾値をよりポジティブにす ることも可能である。通常、順方向バイアスは約0.4 Vより大きくはなく、また、電源・ウェル接合は十分に 導通し始め、回路動作に影響を及ぼす。

【0005】1Vあるいはそれ以下の供給電圧で動作す る低出力CMOS集積回路が報告されている。1V程度 の供給電圧は、装置内の高電界によって加速されるエネ ルギー性電子に関連した"ホット・キャリア"効果を最 小限に抑えるためにも、 ~ 0 . 1μ m以下のトランジス タ・ゲート長による将来のCMOS技術のためにも必要 となるものである。1V電源からの動作にはMOSFE T閾値電圧を通常の5V電源で動作する回路の場合に必 要なものと比較して非常に狭い範囲で制御することが求 められる。その入力ゲートがその電源に対してゼロ・バ イアスの場合にMOSFETがあまり導電性を示さない ための必要条件は、n-チャンネル・トランジスタの閾 値電圧が約0.3 Vより大きく、p-チャンネル・トラ ンジスタの閾値電圧が約-0.3 Vより低いことを必要 とする。

【0006】温度および処理条件に合わせて閾値電圧が 変動することができるようにするために、上記の(閾値 電圧)値に一定のマージンを加える必要がある。回路に おいて電流を供給するMOSFETの能力は、通常、電 源供給電圧と閾値電圧との差によって決定されるので、 1 V以下の供給電圧による集積回路の動作はトランジス 夕閾値電圧の変動によって強く影響される。

【0007】最近、J. BurrとJ. Shottは、 "スタンフォード超低電力CMOSを用いた200mV

セルフ・テスト・エンコーダ/デコーダ"、1994 I EEEソリッド・ステート回路会議のテクニカル・ダイ ジェスト、p84で、非常に低い(1V以下)供給電圧 で動作するСМОS集積回路におけるトランジスタの閾 値電圧を調節するためのバックゲーティングの技術につ いて実証している。

【0008】上記技術によって、各トランジスタの電源 とウェルとの間に印加されるバイアスを制御するための 追加回路を組み込むことによって、アナログおよびデジ タルCMOS集積回路を0.2Vもの低い供給電源で動 10 は、例えば、上記MacElweeらの引例で述べられ 作させることができる可能性があることが示された。バ ックゲーティングによる閾値調節がプロセス・バリエー ションを可能にするばかりでなく、回路動作中にもダイ ナミックに行うことができ、温度や他の条件の変動に対 応して閾値電圧を変化させることを可能にしてくれる。

【0009】装置の構造を適切に設計することによっ て、シリコン・オン・インシュレータ (SOI) 基板の 使用は 従来の "バルク (bulk)" CMOS、すな わち、通常のバルク・シリコン基板上に形成されるCM OS回路と比較してかなりの利点を提供してくれる。S ○Ⅰ基板は低い供給電圧で動作する低電力集積回路にと っては有益である。特に、電源およびドレイン領域と基 板との間のキャパシタンスは大幅に減少され、電源およ びドレイン結合漏出電流がなくなる。

【0010】CMOS集積回路の生産のためのSOI基 板の使用は広範に研究されている。SOI基板は結晶性 シリコン・ウェハ内あるいは上側に形成された埋め込み 酸化物層に重なった結晶性シリコンの薄膜で形成されて いる。SOI基板を形成するためのいろいろな技術は、 例えば、S. WolfによってSilicon Pro cessing for the VLSI Era: Vol. 2 Process Integratio n, p. p. 66-76, (Lattice Pres s, Sunset Beach CA, 1990) にお いて検討されている。

【0011】 SOI 基板を形成する公知の手法は、バル ク・シリコン・ウェハへの高用量および高エネルギーで の酸素のインプランテーションであり、つぎに、例え ば、T. W. MacElwee, I. D. Calde r, R. A. BruceおよびF. R. Shepher d, "High performance fully depleted silicon-on-insul ator transistors", IEEE Tr ans. Electron. Devices. ED-3 7, 1444(1990)、および、米国特許No. 4,804,633に述べられているような高温アニー リングによるものである。このようにして作られたSO I基板はSIMOX (separation by i mplantation of oxygen) 材料と して知られるようになった。

【0012】SOI基板はまた、酸化物層上にディポジ ットされたアモルファスあるいは多結晶シリコン・フィ ルムのゼロ溶解再結晶化、または、酸化物シリコン・ウ ェハをキャリア基板に静電結合させ、つぎに、化学・機 械的研磨方法を用いて最初のウェハの薄膜を除いてすべ てを取り除くことによって製造することができる。

【0013】回路の性能を改善してくれることが分かっ ているCMOS・on・SOI技術の変形例において、 MOSFETチャンネルを形成するシリコン・フィルム ているように、ゲート・バイアスが与えられないとフリ ー・キャリアが完全にディプリートされている。こうし た"十分にディブリートされた"技術は、ゲート電圧の 変化がゲートの下側のチャンネルの可動キャリア濃度の 変化によってほとんど完全に吸収されるので、高いトラ ンスコンダクタンスを与えてくれる。

【0014】対照的に、ゲート電圧における通常のMO SFET相当部分はそのチャンネルの下側のディブリー ト領域における電荷の変化に吸収されてしまい、ソース とドレイン間の電流には寄与しない。十分にディブリー トされたMOSFETはまた、小さな値の準閾値スイン グS (S=dV。/dlog101。として定義され る。ここでV。はゲート電圧、I。はドレイン電流であ る)。MOSFETの閾値電圧は、準閾値スイングが小 さければゼロに近い値に設定できるので、低供給電圧で 動作する回路にとっては特に重要である。このことは、 さらに、供給電圧と閾値電圧との間の大きな差をもたら し、MOSFETの電流ドライブを改善してくれる。

【0015】SOI基板上に形成される十分にディブリ ートされたMOSFETにおいては、閾値電圧は薄膜シ リコンの厚みとその薄膜内でのドーピング・レベルにか なり依存している。現在、閾値電圧をうまく制御するた めに十分な精度をもってシリコン薄膜の厚みを制御する のは困難であると考えられている(B. Davari、 short course notes on low -power CMOS integrated ci rcuits, IEDM '93)。その結果、閾値電 圧はプロセス上の変動を可能にするためにかなり高い値 に設定しなければならないので、十分にディブリートさ 40 れたデバイスの小さな準閾値スイングSという利点の多 くが失われてしまう。

【0016】ゲート電極がシリコン薄膜の上と下の両方 に配置されているSOI基板を用いたいくつかのMOS FET構造が知られている。この種類の装置は"ダブル ・ゲート"MOSFETとして知られるようになってい る。これらのゲートは酸化物層によってチャンネルから 隔離されると同時に、別の酸化物層によって基板からも 隔離されている。"ダブル・ゲート"構造は、F. B a lestra, S. Cristoloveanu, M. 50 Benachir、J. Brini、および、T. El

ewaによって、"Double-gate silicon-on-insulator transist or with volume inversion: a new device with greatly enhanced performance", I EEE Electron Device Letters EDL-8, 410 (1987) において理論的研究として1987年に初めて提案された。

【0017】この研究において、2つのゲート電極の使用はMOSFETチャンネルを形成しているシリコン・フィルムの上面と底面の両方に導電領域が形成されるようにし、トランスコンダクタンスを増大させると同時に、より一般的にはMOSFETの電流ドライブ能力を増大させることが知られている。Balestraらは、下側の電極がSIMOX基板調製の過程で異なったエネルギーで2回の酸素インプラントを実行し、高温アニーリング後に2つの埋め込み酸化物層を形成することでできるであろうという提案を行った。この構造は、後日実験で実現されている。

【0018】T. Ohno、S. Matsumoto、および、K. Izumi (NTT) はElectronics Letters 25, p. 1071 (1989) で、下側電極を高電力回路のためのシールディング電極として用いることについて述べている。MOSFE Tチャンネルの下側に位置する溝内に形成された下側電極を有するダブル・ゲートの別の例が、Omuraら (NTT) に対する "SOI 半導体素子の製造方法"と題する米国特許No.5, 188, 973 に開示されている。

【0019】ダブル・ゲート構造に関しては、T. Ta 30 naka、K. Suzuki, H. Horie、および、T. Sugii (富士通) によって、VLSI技術 1994年シンポジウムのダイジェスト技術要録の11ページに記述されており " $P^{+}-n^{+}$ ダブル・ゲートM OSFETの超高速低電力動作"と題する論文に報告されており、それは複雑なプロセスを用いて実現されている。

【0020】このプロセスで、ウェハは、通常のCMO S処理工程のポリシリコン・ゲート・パターンニングの 段階に移される。このウェハはつぎにキャリア基板に静 40 電気を介して結合され、残りのシリコンの厚みが0.1 μ m程度になるまで、その裏面からその材料が取り除かれる。この段階で、裏面上にゲート酸化物が成長し、ポリシリコン・ゲートがソースおよびドレイン領域と共に形成されて、MOSFET構造が完成する。Tanak aらは低電力集積回路でのその使用を可能にするためMOSFETの低閾値電圧を実現するために、反対のドーピングタイプの(すなわち、上部電極が p^+ にドープされ、下側電極が p^+ にドープされ、下側電極が p^+ にドープされた)上部および下部ゲート電極を製造することについて報告している。 50

【0021】 "Silicon on insulat or device" と題するPhilips社のWiddershovenらに対する米国特許No. 4,864,377にもSOI基板上に形成されたMOSトランジスタのチャンネル領域の下側にあるシリコン層内部に形成されている、重度にドープされた接触ゾーンにより構成された別の構造について述べられている。

【0022】米国特許5,103,277で、Cavigliasは、センシング回路およびn-MOSFETおよびp-MOSFETのためのバック・ゲート電極を形成する基板に対して印加されるバイアス電圧を発生するオペアンプ・オフ・チップを用いて放射ダメージによる閾値電圧における変化を補償するための方法について述べている。

【0023】その内部で基板がp-MOSFETのバック・ゲートを形成し、バック・ゲート電極がSOI基板上に形成されるn-MOSFETのチャンネル領域の下方に形成されて、p-およびn-MOSFETに別個のゲート・バイアスが印加されるようになっている別の構造が示唆されている。n-タイプ基板上に形成された1つの例で、p-タイプのバック・ゲート電極がn-FETsのチャンネル領域の下側の基板の表面に形成され、基板自体はp-FETのバック・ゲートを形成している。

【0024】バイアスは基板に印加され、基板はp-タイプのバック・ゲート電極上のバイアスよりポジティブに維持され、その結果得られる逆方向にバイアスされたダイオードは電流がそれぞれのバック・ゲート・ソース間を流れることを阻止する。バック・ゲートのバイアス・レベルと基板を特定な関係に維持するという制約を克服するために、n-FETのバック・ゲート電極がチャンネル領域の下側の絶縁層に形成されている金属層によって設けられている別の構造が提案されている。後者の構造にあっては、電極は完全に絶縁層内で孤立している。それにもかかわらず、Caviliaは、これらのゲート電極構造を実際にどうつくるのかについては何らの示唆も提供していない。

【0025】SOI基板上のMOSFETにおける閾値 電圧制御を実現するためにいろいろな別の方法が考案されている。例えば、SOIトランジスタのための閾値最適化は、Doyleら(Digital Equipment Corp.)に与えられた米国特許5,387,530に記述されているように、ゲート酸化物内に電荷層を形成することによって達成される。

【0026】Texas Instruments社の Houstonらに与えられた米国特許No. 5, 18 5, 280には、"ポケット・インブラントおよびボディ・ソースBTS接触によるSOIトランジスタの製造 法"が述べられている。局部化'ポケット'インプラントはバック・ゲート閾値電圧を増強するために用いられ

た。Vinal (Thunderbird Technologies) は米国特許No. 5, 151, 759 内で、閾値電圧をフェルミ電位の二倍に設定することによって、閾値電圧をゲート酸化物の厚みや、チャンネルの長さ、ドレイン電圧とは無関係にする"フェルミ域値SOIトランジスタ"について開示している。

[0027]

【発明が解決しようとする課題】このように、種々のバック・ゲートMOSFET構造が知られているが、これらの構造の多くは製造に手間がかかり、これらの構造と 10 既存のCMOSプロセス技術とを両立させるのは容易ではないという問題点があった。

【0028】本発明は、上記に鑑みてなされたものであって、CMOS集積回路の製造を容易にし、これらの構造と既存のCMOSプロセス技術とを両立させ、低電圧で動作する集積回路の最適な閾値電圧制御を得ることができるシリコン・オン・インシュレータ基板上のCMOS集積回路およびシリコン・オン・インシュレータ基板上に集積回路を形成する方法を提供することを目的とする。

[0029]

【課題を解決するための手段】上記の目的を達成するた めに、請求項1に係るCMOS集積回路は、半導体基板 層と、埋め込み絶縁誘電層と、その上側のシリコン表面 層とから構成されるシリコン・オン・インシュレータ基 板上のCMOS集積回路において、十分にディプリート されたСМОS技術を用いて、前記シリコン表面層の選 択された領域に形成された複数のn-MOSFETおよ びp-MOSFETと、前記絶縁誘電層に隣接した下側 の半導体基板層の表面の、重度にドープされた領域によ って形成された、少なくとも2つのバック・ゲート電極 とから構成され、前記第1のバック・ゲート電極は、一 組のp-MOSFETの下側に広がっており、前記第2 のバック・ゲート電極は、一組のn-MOSFETの下 側に広がっており、各バック・ゲート電極が各MOSF ETに対してバイアス電圧を印加するための接触部を有 し、前記接触部によって個々の組のMOSFETの閾値 電圧を、対応するバック・ゲート電極にバイアスを印加 することにより制御するものである。

【0030】また、請求項2に係るCMOS集積回路は、各組が個別のMOSFETにより構成されており、各個々のMOSFETに対して別個のバック・ゲート電極が設けられているものである。

【0031】また、請求項3に係るCMOS集積回路は、一組が複数のn-MOSFETのグループにより構成されており、別の組が複数のp-MOSFETのグループにより構成されており、各p-MOSFETグループおよび各n-MOSFETグループに対して別個のバック・ゲート電極が設けられているものである。

【0032】また、請求項4に係るCMOS集積回路

50

は、前記基板が第1の導電性タイプであり、各バック・ ゲート電極が反対の導電性タイプの、重度にドープされ た導電性領域により構成されているものである。

10

【0033】また、請求項5に係るCMOS集積回路は、前記基板が第1の導電性タイプであり、その内部に形成された第2の導電性タイプのウェル領域を含んでおり、各バック・ゲート電極がウェル領域内部に形成された第1の導電性タイプの、重度にドープされた導電性領域により構成されているものである。

【0034】また、請求項6に係るCMOS集積回路は、前記バック・ゲート電極が前記半導体基板のドーピング・タイプとは反対のドーピングタイプの、重度にドープされた領域により設けられており、前記バック・ゲート電極にバイアスを印加して、前記基板から前記バック・ゲート電極の接合絶縁する構造である。

【0035】また、請求項7に係るCMOS集積回路は、少なくとも、1つの電気的に導電性のある接触部が、前記集積回路の導電性相互接続金属化層を介して各バック・ゲート電極に設けられる構造である。

20 【0036】また、請求項8に係るCMOS集積回路は、前記シリコン表面層内に形成された個々のMOSFETがフィールド酸化物層によって絶縁されており、前記パック・ゲート電極に対する接触が前記フィールド酸化物層を介して延びている貫通構造によって実現するものである。

【0037】また、請求項9に係るCMOS集積回路は、前記集積回路が、1V以下の電圧で動作し、前記回路が前記集積回路の動作中にn-MOSFETおよびp-MOSFETのパラメータの変化に対応して、前記バック・ゲート・バイアスを発生する手段を含んでいるものである。

【0038】また、請求項10に係るCMOS集積回路は、前記バック・ゲート・バイアスが、前記シリコン表面層に形成され、金属相互接続ラインを介して前記バック・ゲート電極に対してバック・ゲート・バイアスを伝送する手段を含んだ前記集積回路の一部によって発生させられるものである。

【0039】また、請求項11に係るCMOS集積回路は、前記バック・ゲート・バイアスを提供するための電 40 荷ボンピング手段を含んでいるものである。

【0040】また、請求項12に係る方法は、バック・ゲート電極により構成されたMOSFETを含むシリコン・オン・インシュレータ基板上に集積回路を形成する方法において、第1の導電性タイプの半導体基板層と、埋め込み絶縁層と、その上側にシリコン表面層とを有しているシリコン・オン・インシュレータ基板を設ける工程と、前記基板層に、重度にドープされた導電性領域を形成することにより、前記シリコン表面層を介して、さらに前記埋め込み絶縁層を介して高エネルギー・イオン・インプランテーションにより前記基板層の一定の領域

を選択的にドーピングすることによって埋め込みバック ・ゲート電極を形成する工程と、前記バック・ゲート電 極の上側に広がる前記シリコン表面層内にMOSFET を形成する工程と、前記MOSFETの下側パック・ゲ ート電極により構成されているMOSFETの端子に対 する電気的接触を形成する工程と、を含むものである。 【0041】また、請求項13に係る方法は、前記バッ ク・ゲート電極を形成する工程が、前記基板層とは反対 の導電性タイプの、重度にドープされた領域を形成する 工程を含むものである。

【0042】また、請求項14に係る方法は、前記バッ ク・ゲート電極を形成する工程が、前記基板に第2の導 電性タイプのウェル領域を形成し、つぎに、前記ウェル 領域内に前記バック・ゲート電極を形成し、前記バック ・ゲート電極が、前記ウェル領域内に絶縁された第1の 導電性タイプの、選択的にドープされた領域によって設 けられる工程と、前記ウェル領域および前記バック・ゲ ート電極に対する電気的な接触を設ける工程と、を含む ものである。

【0043】また、請求項15に係る方法は、前記埋め 20 込みバック・ゲート電極を形成する工程が、前記シリコ ン表面層を介し、さらに前記埋め込み絶縁層を介して前 記基板層内部へのドーパントの高エネルギー・インプラ ンテーションによって前記基板を選択的にドーピング し、前記絶縁層に隣接した前記基板の領域に重度にドー プされた領域を設ける工程と、前記インプラントをアニ ールして前記絶縁層に隣接した前記基板層の表面領域に 電極を設ける導電性領域を形成する工程と、を含むもの である。

【0044】また、請求項16に係る方法は、少なくと 30 も、第1と第2のバック・ゲート電極を形成する工程 と、それに続く、前記シリコン表面層に前記第1のバッ ク・ゲート電極の上側に広がる1組のn-MOSFET と、前記第2のバック・ゲート電極の上側に広がる1組 のp-MOSFETとを形成する工程を含んでおり、前 記n-MOSFETの組とp-MOSFETの組の閾値 電圧を、それぞれ独立に制御する目的で、バイアスを印 加するために、前記第1および第2のゲート電極のそれ ぞれに対する少なくとも1つの接触を含めて、前記n-MOSFETおよびp-MOSFETの端子に接触させ 40 る工程を含むものである。

【0045】また、請求項17に係る方法は、シリコン ・オン・インシュレータ基板上にn-MOSFETおよ びp-MOSFETを含んだCMOS集積回路を形成す る方法において、第1の導電性タイプの半導体基板層 と、その上側の埋め込み絶縁層と、その上側の結晶性シ リコン層によりで構成される基板を設ける工程と、前記 基板層内に、イオン・インプランテーションにより前記 基板層の一定の領域を選択的に、重度にドーピングする ことによって、複数の埋め込みバック・ゲート電極を形 50 ル領域が形成されている薄いシリコン表面層62とで構

成し、第2の導電性タイプの導電性領域を形成し、それ によってそれら電極を前記基板から接合絶縁する工程 と、前記シリコン表面層内の各バック・ゲート電極上 に、一組のp-MOSFETと一組のn-MOSFET を形成し、それによって、各組のp-MOSFETと各 組のn-MOSFETのそれぞれの閾値電圧を、対応す る前記バック・ゲート電極にバイアスを印加することに よって、それぞれ独立に制御できるようにする工程と、 を含むものである。

[0046] 10

【発明の実施の形態】以下、この発明に係るシリコン・ オン・インシュレータ基板上のCMOS集積回路および シリコン・オン・インシュレータ基板上に集積回路を形 成する方法の実施の形態について図面を参照して詳細に 説明する。

【0047】(実施の形態1)まず、実施の形態1につ いて説明する。SOI基板12上に公知の先行技術に基 づくMOSFET20を含む集積回路10の断面図を図 1に示す。SOI基板12は、その上に二酸化シリコン の絶縁層16が形成されているシリコン基板ウェア14 と、薄い結晶シリコン表面層18を有している。SOI 基板12は上記した、いずれの方法を用いて形成しても よく、好ましくはSIMOXプロセスで形成される。

【0048】MOSFETの重度にドープされたn-タ イプのソース領域およびドレイン領域22は、通常の方 法で、結晶シリコン表面層18の一部を選択的にドープ することによって、すなわち、イオン・インプランテー ションの方法で形成される。

【0049】通常のポリシリコン・ゲート電極24がM OSFETの軽度にドープされたp-タイプ・チャンネ ル領域28上方の薄いゲート酸化物層26上に形成され る。このチャンネル領域28の下側に、第2のゲート電 極30、すなわち"バック・ゲート"が絶縁層16の内 部に、すなわち、二酸化シリコンの絶縁層16内に形成 される。第1のゲート電極(ポリシリコン・ゲート電 極) 24と第2のゲート電極30は、したがって、図1 に示されているように、MOSFET20のチャンネル を形成する薄いシリコン薄膜のチャンネル領域28の上 側と下側に形成される。

【0050】第1のゲート電極24は、チャンネル領域 28からゲート酸化物層26によって分離される。バッ ク・ゲート(第2のゲート電極30)は絶縁層16の一 部分32によってチャンネル領域28から分離されてお り、下側のシリコン基板ウェア(半導体層)14とは絶 緑層16の一部分34によって分離されている。この種 のタイプの装置は"ダブル・ゲート" MOSFETとし て知られている。

【0051】半導体基板44、絶縁層46、およびその 内部にトランジスタのソース、ドレインおよびチャンネ

成されるシリコン・オン・インシュレータ基板上に形成 されたp-チャンネルMOSFET41とn-チャンネ ルMOSFET42とから構成される別のCMOS集積 回路40の断面図を図2に示す。

【0052】この図2は、MOSFET41のソース5 2、ドレイン54およびチャンネル50と、MOSFE T42のソース58、ドレイン60およびチャンネル5 6とを示している。下側のシリコン表面層(絶縁層) 6 2の一部はゲート64および66の下側のトランジスタ のゲート酸化物を構成している。n-ドープされた基板 10 44で、電極70はp-ドープされてn-MOSFET 42のバック・ゲート電極を形成し、接触部72が電極 70に対してバイアスを印加する。

【0053】別の接触部68がp-MOSFET41の バック・ゲート電極を形成している基板に設けられてい る。このようにして、n-およびp-MOSFETの閾 値電圧は基板および電極70に対してバイアスを印加す ることによって調節することができ、電極70は基板か ら接合絶縁され、基板が電極70より高いポジティブ・ バイアスに維持される。

【0054】つぎに、この実施の形態1に係るSOI基 板112上に形成された、p-チャンネルMOSFET 102とn-チャンネルMOSFET104により構成 されるCMOS集積回路100の断面図を図3に示す。 【0055】SOI基板112 (図4参照) は、軽度に ドープされたnータイプ・ウェハである開始時のシリコ

ン基板114を含み、さらに、埋め込み絶縁層116を 形成する二酸化シリコンの層によってSOI基板114 の層から分離されている薄いシリコン表面層118を含 んでいる。SOI基板112は、好ましくはSIMOX 技法で形成される。

【0056】図3に示されるように、シリコン表面層1 18は選択的にドープされてn-ウェル領域120とp - ウェル領域122が形成され、それらウェルの内部に それぞれ個々のMOSFET102および104が形成 される。これらのウェル領域はこれらの領域の薄いシリ コン表面層118 (図4参照) の完全酸化部分によって 形成されるフィールド酸化物124の領域によって電気 的に隔離されている。n-ウェルの表面領域は通常の方 法で選択的にドープされ、重度にドープされるp-タイ プ・ソース領域130およびドレイン領域132、およ び、その中間に介在する軽度にドープされたチャンネル 領域134によって構成されるpーチャンネルMOSF ET102を形成している。また、ゲート酸化物層13 6 およびポリシリコン・ゲート電極138がその上に通 常の方法で形成されている。

【0057】それに対応して、ソース領域140、ドレ イン領域142、チャンネル領域144、ゲート酸化物 146、および、ゲート電極148を有するn-チャン 参照)のp-ウェル部分122内に形成される。各MO SFET102と104も下側に広がるバック・ゲート 電極150、152をそれぞれ有している。

【0058】バック・ゲート電極150はn-タイプの 基板層114内に形成され、p-チャンネルMOSFE ET102の下側に延びている重度にドープされたp-タイプ領域によって形成されている。また、それに対応 して、別の重度にドープされたnーチャンネルMOSF ET104の下側に広がるp-タイプ領域によって、バ ック・ゲート電極152が形成されている。金属相互接 続ライン、例えば、154および156は通常の方法 で、トランジスタのソース、ドレインおよびゲート領域 のそれぞれに対する電気的接触を実現する。

【0059】さらに別の、フィールド酸化物層124を 介して延びる金属相互接続ライン160と162がバッ ク・ゲート電極150および152に対してそれぞれ電 気的な接触を実現する。これらの接触はバック・ゲート 電極にバイアスを印加したり、そして/または、完成し た集積回路の他の部分への接続を可能にしている。

【0060】好適に、バック・ゲート電極150、15 2は基板とは反対の導電性を有しており、基板より重度 にドープされているので、それらは薄いシリコン表面層 118に形成される上側のMOSFET102および1 04のソース接合に対してバイアスされたときに、重度 にディプリートされない。これは閾値電圧制御における バック・ゲート電極の影響を最小限に抑える上で重要で ある。

【0061】よく知られているように、基板バイアスを 印加することによって、SOI基板上に形成されるMO SFETの閾値電圧V、をシフトさせることができる。 図3に示す集積回路構造は各n-MOSFETおよびp -MOSFETに対して個別のバック・ゲート電極を設 け、各電極は他の各電極から接合絶縁されている。した がって、各デバイスの閾値電圧を個別に最適化させるこ とができる、すなわち、各バック・ゲートを選択的にバ イアスさせることができるものである。

【0062】都合が良いことに、バイアス回路は電荷ポ ンピング法を用いてチップ上に組み込まれる。電荷ポン ピングによって供給電圧の約二倍のバック・ゲート・バ イアスを得ることができ、これによって合理的な範囲の V、調節が可能になる。この回路は回路性能を最適化す るためのバイアシングの制御を可能にしてくれるだけで はなく、例えば、動作中の温度の変化に対応してバイア スを調節するために、動作中の補償を行うことも可能に し、多重電力供給の必要性をなくしてくれるという効果 がある。

【0063】バック・ゲート・バイアシングによる閾値 電圧の制御は、その内部にMOSFETが構成される薄 いシリコン・フィルムの十分なデブリションに依存して ネルMOSFET104がシリコン表面層118(図4 50 いる。したがって、MOSFETの製造においては、M

OSFETを形成するためのシリコン・フィルムのドー ピング・レベルが制御されて十分にディブリートされた CMOS技術が提供される。

【0064】例えば、n-チャンネルFETにおいて は、十分なデプリションとはデバイスのアクティブなチ ャンネルを形成されるシリコン・フィルム内の大部分の キャリア濃度が、バイアスが印加されない場合に、どの 場所でもイオン化されたドーパント濃度の半分より低い ことを意味している。

の実施の形態による集積回路にあっては、第1のバック ・ゲート電極が一組の、複数のn-MOSFETに対し て設けられ、第2のゲート電極が別の組の複数のp-M OSFETに対して設けられる。このようにして、個々 のバック・ゲート電極が単一のMOSFET、あるいは MOSFETのグループを選択的に制御することがで き、また、異なったバイアスを、必要に応じて、トラン ジスタのグループ、あるいは個々のトランジスタに対し て選択的に印加することが可能になる。その結果、個々 のトランジスタ、あるいはトランジスタのグループの閾 20 値電圧を制御することができ、回路の性能を最適化する ことができる。

【0066】上に述べたように、十分にディブリートさ れたCMOS技術においては、閾値電圧は基本的には薄 いシリコン表面層の厚みで決定される。それは、製造中 に制御するのは難しい場合がある。上に述べたような、 個々のトランジスタ、またはトランジスタ・グループの 閾値電圧をより適正に制御することによって、こうした プロセス変動に対する補償が可能になる。したがって、 十分にディプリートされたMOSFETの高トランスコ 30 ンダクタンスおよび小さな準閾値スイングという利点を 低電圧回路装置に生かすことができる。

【0067】つぎに、集積回路構造を製造する方法にお いて、図4に示すようなSOI基板を形成する好ましい 方法は、例えば、上記したMacElweeらの文献に 述べられているようなSIMOX法である。好ましく は、市販されているSOI基板ウェアが用いられる。例 えば、典型的なSIMOXプロセスの場合、結晶方向性 (100) を有する通常のn-タイプ・シリコン・ウェ ハを用いて10¹cm⁻³程度の燐(n-タイプ)ドーピ 40 ングを行い、1. 5×10¹⁸ cm⁻¹程度の用量、約150 ke V程度のエネルギーで酸素をインプラントし、ウェ ハは約550℃の温度に維持する。

【0068】このウェハは、約1350℃の温度で、約 6時間程度アニールされて、図3に示されているよう に、残りのシリコン基板114の下側の厚み300nm 程度の埋め込み酸化物(絶縁)層116と、埋め込み酸 化物層116の上側に広がる、厚みが150nm程度の 薄い単一結晶のシリコン表面層118が形成される(図 4参照)。

【0069】また、図5に示すように、SIMOX基板 が設けられた後、犠牲酸化物層を用いて、上記薄いシリ コン表面層118の厚みを80nm程度に減らす。この 犠牲層はエッチングで取り除かれる。つぎに厚みが25 nm程度のパッド酸化物170を全面に成長させ、その 上に熱的にディポジットされた窒化シリコン172の層 が、そのパッド酸化物170の上に約100nm程度の 厚みでディポジットされる。この窒化シリコン172お よびパッド酸化物170の層はフォトリソグラフィーで 【0065】ここに、図示されていない本発明に係る他 10 パターン化され、エッチングによって、アクティブなト ランジスタ間を絶縁することが意図されたフィールド領 域174から選択的に取り除かれる。

> 【0070】つぎに、露出されたフィールド領域174 の酸化が、これらの領域内における薄いシリコン表面層 118が完全に消費されるまで水蒸気を含んだ雰囲気内 で行われ、それによってフィールド酸化物層124が形 成される(図6参照)。先行技術において公知のシリコ ンの局部酸化(LOCOS)技術の一例である、この後 者の手順では、保護されない領域に厚さ0.2μm程度 のフィールド酸化物層124が残される。シリコン表面 層118は窒化シリコン172の層によって酸化から保 護された領域に残る。つぎにこの窒化シリコン172お よびパッド酸化物170の層がウェア表面からエッチン グされて、図6に示される構造が残る。

> 【0071】つぎに、この構造をフォトレジスト・マス ク176でコーティングして、パターン形成を行い、図 7に示すようにp-チャンネル・トランジスタが形成さ れる薄いシリコン表面層118の残りの領域を露出させ る。燐が約3×10¹¹cm⁻¹の用量、および、30ke V程度のイオン・エネルギーでフォトレジスト・マスク 176を介してインプラントされ、表面シリコン層にn ウェル領域120を形成する。

> 【0072】p-チャンネル・トランジスタのためのバ ック・ゲート電極150を形成するために、比較的高い エネルギーのホウ素、すなわち、200keV程度のエ ネルギーを有するホウ素が10¹³cm²の用量で、n-ウェル領域120を形成するのに用いられたのと同じフ ォトレジスト・マスク176を介してインプラントされ る。エネルギーがずっと高いインプラントは埋め込み絶 縁層116を貫通して、バック・ゲート電極150の下 側の基板に到達する。

> 【0073】ウェハのどのエリアがバック・ゲート電極 インプラントを受け、どの部分が受けないかを判定する ために、厚めのフォトレジストが用いられる。このよう にして、個々のトランジスタが形成されるべき領域に設 けられた複数の絶縁された電極を有する基板を提供する こと、あるいは、2つまたはそれ以上のトランジスタに 共通の1つのバック・ゲート電極を形成することができ

50 【0074】SUPREM3を用いたシミュレーション

の結果では、小部分のホウ素イオンがn-ウエル領域120を形成している薄いシリコンにとどまり、前工程でインプラントされた燐を一定程度補償することが示されている。しかしながら、インプラントされたホウ素イオンの大部分は図9のグラフに示すように埋め込まれた酸化物の下側に存在している。

【0075】オプションとして、n-ウェル領域120を形成するために用いられたフォトレジスト・マスク176を取り除いて、その後、第2のフォトレジスト(図示せず)を再び適用してパターン形成を行い、トランジ10スタのアクティブなチャンネル領域134だけが後に残るn-ウェル領域120内の領域だけを露出することにより、回路性能を多少改善することができる。その場合、バック・ゲート電極インプラントはこの第2のフォトレジスト・マスクを介して行われることになる。

【0076】こうしたプロセス修正によって、チャンネルおよびバック・ゲート電極のためのインプラント領域をそれぞれ最適化することができ、トランジスタのソースおよびドレイン領域とバック・ゲート電極との間のキャパシタンスを減少させることができるが、ただし、フ20ォトリソグラフィー工程の追加という代償は払わねばならない。

【0077】フォトレジスト・マスク(層)176をはぎ取った後、フォトレジストを再び用いてパターン形成を行い、その内部にn-チャンネル・トランジスタがつくられるp-ウェル領域122を露出させる。これらp-ウェル領域122は約20 k e Vのエネルギーと、約 3×10^{11} c m^{-2} の用量でホウ素をインプラントして形成される。つぎにn-チャンネルに対するバック・ゲート電極152が200 k e V程度のエネルギーと、 10^{13} c m^{-2} の用量で露出された領域にインプラントすることによって形成される。

【0078】プロセスを簡単にするために、ひとつの方式としては、pーウェル領域122を形成するために用いたのと同じフォトレジスト・マスクを用いてバック・ゲート電極インプラントを実行する方法がある。オプションとして、上に述べたように、(ソースおよびドレイン領域ではなく)アクティブ・トランジスタ・チャンネル領域134が真位置されるpーウェル領域内だけを露出させることにより新しいフォトレジスト・マスクが形40成されると、改良された回路性能が得られる。

【0079】バック・ゲート電極インプラントに対する電気的な接続を可能にするためには、フォトレジストが適用され、パターン化されてマスク180が形成され

(図8参照)、つぎにフィールド酸化物層124に開口部182がエッチングを介して作成され、バック・ゲート電極インプラント領域内の特定のエリア184で下側の基板を露出させ、その場所に、図7に示すように、電気的な接触が実現する。

【0080】フォトレジストがまだその場所にある状況 50

で、エネルギー約20keV、用量約3×10¹⁵ cm⁻⁷ で重度のホウ素インプラントが行われ、p¹ 領域15 1、153がつくられ、この場合、バック・ゲート電極インプラント領域150の表面領域の一部の表面ドーパント濃度は約10²⁰ cm⁻³である。この後者のインプラントはバック・ゲート電極に対して低抵抗オーム性接触(コンタクト)を提供する。p-タイプ・バック・ゲート電極インプラントの各領域には、少なくとも1つの電気的相互接続のための接触部が設けられる。この段階で、すべてのフォトレジストはウェハ表面からはぎ取られ、厚みが100nm程度の酸化物によるキャッピング層が全面的にディポジットされる。

【0081】つぎにウェル領域およびバック・ゲート電極を形成するインプラントが、例えば、1000℃の温度で60分間アニールされる。アニール・サイクルを十分に長くし、薄いシリコン表面層118のnーおよびpーウェルを介してドーパントを均一に広げるのに十分に高い温度でアニーリングを行うことが重要である。

【0082】アニールは、図8に示すような埋め込みインプラント・ピークからのアップ・ディヒュージョンによってバック・ゲート電極と埋め込み酸化物間の界面のホウ素濃度を上げるのにも寄与する。このことは上に述べた薄いシリコン表面層(フィルム)に存在するMOSFETの閾値電圧の制御におけるバック・ゲート電極の有効性を増大させる。

【0083】これ以後の集積回路を完成させるための処理は従来と同様である。ウェルおよびバック・ゲート電極インプラント・アニール前にシリコン表面をシールするためにディポジットされた100nm厚のキャッピング酸化物はエッチングで取り除かれる。厚さが20nm程度のゲート酸化物が各ウェル領域の薄いシリコン・フィルムの表面上に熱処理で成長させられる。

【0084】 つぎに、このゲート酸化物上に厚さが0. 35μ m程度のドープされていないポリシリコン・フィルムがディポジットされ、フォトリソグラフィーを用いてパターン化され、アクティブなトランジスタのためのゲート電極が形成される。このゲート電極は、その後で、以下に述べられるようなインプランテーションによってドープされる(図 8 参照)。

【0085】MOSFETのためのソースおよびドレイン領域を形成するための先行技術に基づく種々の方法が知られている。例えば、ストレイトフォーワード法は、以下の工程を含んでいる。フォトレジストが適用されてパターン形成され、pーチャンネル・トランジスタだけが露出される。エネルギー約10keV,用量約3×10¹⁵cm⁻¹のホウ素インプラントを用いてp⁺ソース領域130およびドレイン領域132を形成し、これらのトランジスタのためのポリシリコン・ゲート電極138を重度にドープする。

【0086】つぎにフォトレジスト・マスクを取り除い

て、新しいフォトレジスト層を適用し、パターン化して n-fャンネル・トランジスタだけを露出する。エネル ギー約20kev,用量約 $4\times10^{\circ}$ cm $^{\circ}$ 0 燐インブ ラントを用いてn'ソース領域140およびドレイン領域142をこれらのトランジスタのために形成し、n-fャンネル・トランジスタのゲート電極148を重度にドープする。

【0087】このフォトレジストを取り除いた後、ソース、ドレインおよびゲート領域をドープするために用いたインプラントを活性化させ、インプラント・ダメージ 10を、例えば、1050℃程度の温度で約30秒急速熱アニールすることによって取り除く。

【0088】このプロセス・シーケンスの残りのステップは、通常の方法でトランジスタに対する金属接触および相互接続を形成するためにものである。一例として、厚みが100nm程度のシリコン酸化膜の層を低温度法でディポジットして、つぎに、約1μm程度の厚さのホウ素燐ケイ酸塩ガラスの層を形成する。選択的なマスキングを行った後、酸化物およびガラスを介して開口部を設け、ソース、ドレイン、ゲートおよびバック・ゲート 20電子領域に対する接触部が作られるシリコン表面を露出させる。

【0089】フォトレジストを取り除いて、厚さが約1 μ mのアルミニウム層をディポジットさせ、その後、フォトレジストを適用してパターン形成を行い、アルミニウム層をエッチングして、例えば、金属相互接続ライン154,156,160および162を含む第1のレベルの金属相互接続部を形成する(図2参照)。このようにして、MOSFETの端子に対する接触を提供するために用いられる相互接続金属化層によって埋め込み電極30に対する接触を簡単に実現することができる。

【0090】オプションとして、例えば、トランジスタのソース、ドレインおよびゲート領域に対する自動位置調整シリサイド化接触を含むより高度の金属化層形成方式もある。望ましければ、追加誘電層および金属化層を後で公知の方法でディポジットし、パターン形成を行い、多重レベル相互接続金属化方式も利用できる。

【0091】上に述べた処理工程は、n-タイプの開始時の基板のための特殊なものである。別の方法として、軽度にドープしたp-タイプ開始時基板を用いてもよい。後者の場合、バック・ゲート電極構造を製造するために上に述べた処理工程を用いることもできるが、ただし、バック・ゲート電極を形成するためにn-タイプのインプラント、すなわち、燐は500keV程度のエネルギー、1013cm-2の用量で用いられる。

【0092】埋め込み酸化物層およびシリコン表面層 (フィルム)の厚みを適切に選択することによって、ここに開示されているバック・ゲート電極構造を用いて、上に述べたようなSOI基板を製造するためのいずれの公知の技術でも使用することができる。

【0093】上に述べた実施の形態1はバック・ゲート電極を有する簡単なn-MOSFETおよびp-MOSFET構造を含んでいる。プロセス・パラメータおよびインプラント量、およびエネルギーは例として示されているものであって、この実施の形態の多くのバリエーションが実現可能である。

【0094】さらに、処理の最初の段階、すなわちウェル領域を形成する際にバック・ゲート電極が形成されるので、この電極構造はMOSFETを形成する他の公知の方法と適応性を有している。バック・ゲート電極を分散させるために必要なアニールは、MOSFETソース、ドレインおよびゲート・インプラントのために必要なインプラントの前に完了する。その結果、アクティブな装置を形成するためのその後のステップにおいてはプロセス上の制約がほとんどない。

【0095】また、上記の説明がストレイトフォーワード金属化方式に関するものである。トランジスタのソース・ドレインおよびゲート電極に対する自己位置調整シリサイド化接触、および多重レベル相互接続も含めて、他の金属化方式も上に述べたような構造およびプロセスとの適応性(または互換性)を有している。

【0096】本発明に係るの他の実施の形態によるトランジスタのソースおよびドレイン領域の形成においては、必要に応じて、改良された性能を実現するために、例えば、軽度にドープされたドレイン領域、および/またはポリシコン・ゲート上の酸化物側壁スペーサーを組み込む、さらに高度の技術が用いられる。

【0097】(実施の形態2)つぎに、実施の形態2について説明する。実施の形態2に係る集積回路の一部が図10に示されており、実施の形態1の場合と同様、nータイプ半導体基板層214、埋め込みシリコン酸化絶縁層216およびその上側の薄いシリコン表面層218を含みSOI基板212から構成されている。

【0098】この構造は、基板251のp-ウェル領域が形成され、n-タイプ・バック・ゲート電極252が上記基板251のp-ウェル領域内部に形成されている点が実施の形態1とは異なっている。実施の形態1のMOSFET104の場合と同様、ソース領域240、ドレイン領域242およびチャンネル領域244とゲート酸化物246およびポリシリコン・ゲート248を含んだn-MOSFET204が設けられている。

【0099】例えば、 0.5μ mゲート長構造を有する MOSFETのためのバック・ゲートをインプリメント する場合、シリコン表面層 218の厚みを 50 nm程 度、埋め込みシリコン酸化絶縁層 216 の厚みを 200 nm程度にすることが望ましい。こうした薄いフィルム を用いることで、図10に示すように、より深いホウ素 をインプラントしたウェル内に隔離された1-9イブ燐 バック・ゲート電極をインプラントすることが可能にな

【0100】図10には、1つのMOSFETを示してあるだけだが、この集積回路は、それぞれp-ウェル領域内部に隔離されたn-ドープ領域によって形成された対応するバック・ゲート電極を有する一組のn-MOSFETを含んでいる。接触は各パック・ゲート電極およびp-ウェル領域に対して行われる。

【0101】バック・ゲート電極252に対してバック・ゲート・バイアスを供給するための電荷ポンプ回路を設計する場合に、このポンプに基板全体のキャパシタン 10 スが負荷されないので、こうした構造は有利である。動作中、基板は接地される。p-ウェルは可能な範囲で最大の負電圧に電荷ポンプされる。その結果、バック・ゲート電極はどのような正の電圧にでも、あるいはp-ウェルにかけられる強度と同じかそれ以下の負電圧にバイアスさせることができる。

【0102】実施の形態2の構造を製造する方法において(図9参照)、SOI基質212には半導体基板層214、埋め込みシリコン酸化絶縁層216およびシリコン表面層218が設けられている。この実施の形態2は、実施の形態2による構造の説明において述べた比較的薄いシリコン層および埋め込み酸化物層を必要とする半ミクロン以下の長さのゲート・デバイスの場合には有利である。

【0103】このようにpーウェル領域は、実施の形態 1の埋め込み電極を形成するのに用いられたのと同様 に、シリコン表面層および埋め込み絶縁層を介しての基 板層への高エネルギーpータイプ・インプラント、すなわち、ホウ素によって形成される。つぎに、nータイプ のドーパントである二番目の高エネルギー・イオン・プラント、すなわち燐によって、pーウェル領域内部のバック・ゲート電極を形成する。実施の形態1に関して上に述べられたようなフィールド酸化物絶縁層を貫通するバック・ゲート電極のための接触開口部およびpーウェル領域に対する接触のための追加開口部が設けられるので、pーウェル領域およびバック・ゲート電極に対してはそれぞれ個別にバイアスを印加することができる。

【0104】その後の工程においては、一連のnーチャンネルおよびpーチャンネルMOSトランジスタが、上に述べたように、従来の方法で形成される。この場合も、ウェル領域および埋め込み電極を形成する処理工程はアクティブなデバイス形成の他の工程前に行われるので、後の処理工程における制約が少ない。

【0105】 閾値電圧制御は公知の "ダブル・ゲート" CMOS/SOI構造に対して同様の方法でバック・ゲート電極によって与えられるが、絶縁層の下側に広がる 基板半導体層の表面に電極を形成する方法は、集積回路 のアクティブなデバイスの設計と製造における柔軟性を 増大してくれる。個々のトランジスタ、またはトランジスタのグループの閾値電圧を選択的に制御して性能を最

適化し、プロセス変動および動作中の温度変化に対する 補償を行うために、個別のバック・ゲート電極を提供す ることができる。

【0106】このように、低電圧(~1V)集積回路装置のために、特に有利な閾値電圧のより改良された制御を行うことができる。さらに、上に述べたようなイオン・インプラントしたバック・ゲート電極は他の公知のダブル・ゲートMOSFET構造より製造がずっと簡単なものとなる。

【0107】以上のように、この発明に係るCMOS集 積回路にあっては、内部でバック・ゲート電極が絶縁層 の下の、n-MOSFETおよびp-MOSFETのす ぐ下の基板層に提供されているシリコン・オン・インシ ュレータ基板上にMOSFETを含むCMOS集積回路 が提供され、十分にディプリートされたCMOS技術が 用いられる。個々のバック・ゲート電極は、個々のMO SFETのバック・ゲートまたはMOSFETのグルー プに異なったバイアスを選択的に印加するため、個々の MOSFET、または複数のMOSFETの組に設けて もよい。少なくとも異なったバイアスがn-MOSFE Tとp-MOSFETのバック・ゲートに印加される。 このようにして、個々のトランジスタ、あるいはトラン ジスタのグループの閾値電圧を制御することで、回路の 性能を最適化することができる。さらに、プロセス変 動、および動作中の温度の変化も含めて閾値電圧の変化 をもたらすようなその他の影響に対しても補償を行うこ とができる。

【0108】各バック・ゲート電極は、埋め込まれた絶 縁層の下側、すなわち、酸化物層の下側のシリコン基板 に重度にドープされた領域によって形成された導電性領 域によって設けられる。好適に、各バック・ゲート電極 は基板に対して反対のドーピング・タイプであるから、 電極は基板からも基板上の他のバック・ゲート電極から も隔離されて接合することができる。その結果、下側の 薄いシリコン膜に形成された一組のMOSFETの閾値 電圧はバック・ゲート電極に電気的な接触を行って他の 組のMOSFETに印加されるバイアスとは無関係に適 切なバイアスを印加することによって制御することがで きる。このように、例えば、CMOS集積回路におい て、1つのバック・ゲート電極は一組のn-MOSFE Tを制御することができ、他のバック・ゲート電極は一 組のp-MOSFETを制御することができる。また、 個々のバック・ゲート電極を各MOSFETに対して形 成することも可能である。こうして、個々のMOSFE T、あるいはMOSFETのグループの閾値電圧を必要 に応じて調節し、回路の性能を最適化することができ る。この能力は、1 V以下の供給電圧で動作する低電力 集積回路に特に有益である。

増大してくれる。個々のトランジスタ、またはトランジ 【0109】好適に、オン・チップ回路で、例えば、電スタのグループの閾値電圧を選択的に制御して性能を最 50 荷ポンピングまたは他の手段で行われ、プロセス変動お

よび動作中の温度変化を含むファクターを補償するため に、閾値電圧を制御することが可能になる。このよう に、この構造は、低電圧装置のためのSOI基板を用い て、CMOS技術で形成された十分にディブリートされ たMOSFETの閾値電圧を個別的に制御することがで きる。

【0110】この構造のバック・ゲート電極は開始時の シリコン基板、すなわち、埋め込みインシュレータ層の 真下の基板層の表面に形成される。この構造は、したが って、バック・ゲートがMOSFETのソース/ドレイ 10 ンおよびチャンネル領域が形成される薄いシリコン表面 層に配置されている、先行技術において公知の"ダブル ・ゲート"SOI MOSFETとは異なっており、M OSFETの下側の絶縁層内部に配置されているポリシ リコン層によってバック・ゲート電極が設けられてお り、さらに、開始時の基板とも区別されている。

【0111】電気的な接触は、個々の組のMOSFET のバック・ゲート・バイアスを調節することができる、 好ましくはシリコン表面層内に形成された集積回路の他 の部分によって個々のバック・ゲート電極にバイアスを 20 になる。 印加することができるように各バック・ゲート電極には 電気的接触部が設けられている。通常、SIMOX基板 を用いたCMOS技術における電界隔離は、パターン化 された窒化シリコン・マスクを用いて、シリコン薄膜の 部分の選択的酸化によって設けられている。シリコン・ フィルムは完全に酸化され、活性なトランジスタを取り 囲む領域間の電気的な絶縁を実現する。バック・ゲート 電極に対する接触部は、通常、選択された領域でフィー ルド酸化層を介して好適に形成される。

【0112】オプションとして、深い、サブミクロン・ ゲート長のMOSFETを形成するために、シリコン層 および下側の埋め込み層の厚みを大幅に減らして、バッ ク・ゲート電極が形成されている。MOSFETの下側 に位置する基板へのウェル領域のイオン・プランテーシ ョンを考慮することは可能である。例えば、n基板にお いて、p-ウェル領域はホウ素イオン・インプランテー ションで形成され、つぎにn-タイプ・バック・ゲート 電極がnードーパント、すなわち、燐のインプランテー ションによってそのpーウェル領域内に形成される。こ うした構造を用いる場合、基板は研磨され、各p-ウェ 40 ルは可能な範囲で最も負の電位にポンピングされる。好 適に、電荷ポンピングでバック・ゲート電極にバイアス を印加する場合、ポンプ回路は基板全体のキャパシタン スによって担持されるのではなく、p-ウェルのキャパ シタンスによって担持されるものである。

【0113】また、本発明に係る基板上に集積回路を形 成する方法にあっては、好適にも、バック・ゲート電極 構造は製造における初期の段階で、装置ウェル領域およ び埋め込み絶縁層を介してドーパントの高エネルギー・ イオン・インブランテーションで形成され、MOSFE 50 に開示されているような髙エネルギー・インプランテー

Tのチャンネル領域が形成されるべき領域の下側に広が る重度にドープされた領域がつくりだされる。そのドー パントを活性化するためのアニーリングの後、各重度に ドープされた領域がバック・ゲート電極を形成する導電 性領域を提供する。つぎに、MOSFETが通常の処理 工程によって上記シリコン表面層に形成される。また、 MOSFETのソース、ドレインおよびゲート端子に対 する通常の電気的接触に加えて、各バック・ゲート電極 に対しても接触部が設けられる。

【0114】好適に、バック・ゲート電極は基板上に、 処理の初期の段階で、アクティブ・デバイス、すなわ ち、MOSFETの形成の前に形成される。

【0115】ウェハのどの領域がバック・ゲート電極の インプラントを受け入れ、どれが受け入れないかを判定 するために厚めのフォトレジスト・マスクが用いられ る。したがって、各個別のトランジスタが形成されるべ き領域に形成された複数の絶縁された電極を有する基板 を設けること、あるいは、2つの以上のトランジスタに 共通の1つのバック・ゲート電極を形成することが可能

【0116】インプラントされたドープ領域はnタイプ かpタイプであるが、実際的には開始時のシリコン基板 とは反対の導電性タイプを有しているので、バック・ゲ ート電極は基板から、そして同じ基板上に形成される他 のバック・ゲート電極から絶縁接合されている。

【0117】また、深い、サブミクロン・チャンネル長 のトランジスタを形成するためには、シリコン層および 埋め込み絶縁層が十分に薄く、すなわち、シリコン層は 20 nm以下、埋め込み酸化物層は200 nm以下で形 30 成されるので、半導体基板層のp-ウェル領域をイオン ・インプラントし、その中に上記のようにn-タイプ埋 め込み電極を形成するのが実際的である。すなわち、ウ ェル領域は高エネルギ・ホウ素インプラントで形成さ れ、つぎに、燐インプラントで基板表面のp-ウェル内 部にn-タイプ・ゲート電極を形成する。接触はバック ・ゲート電極とウェル領域の両方に対して行われる。

【0118】また、本発明に係る他の基板上にCMOS 集積回路を形成する方法にあっては、MOSFETを形 成した後、個々のトランジスタ、またはトランジスタの グループに適切に選択されたバック・ゲート・バイアス を供給し、任意の回路アプリケーションにおいてその性 能を最適化することができる。例えば、少なくとも、異 なったバイアスをpーチャンネル・トランジスタの下側 のバック・ゲート電極ではなく、n-チャンネル・トラ ンジスタの下側のバック・ゲート電極インプラントに印 加する。電極に対する接触は通常、従来の相互接続金属 化層によって表面から導電性バイアスを介して好適に設 けられる。

【0119】 開始時のシリコン基板内に配置され、ここ

25

ションによって形成されるバック・ゲート電極構造は、バック・ゲート電極が絶縁層あるいは表面シリコン層に形成されている他の公知の"ダブル・ゲート"構造より製造がずっと簡単である。さらに、バック・ゲート電極の処理が処理工程の初期の段階で完了するので、後の処理工程における制約が少なく、そしてSOI基板上でMOSFETを形成するための公知のCMOSプロセス技術との適応性が改善される。

【図面の簡単な説明】

【図1】公知の先行技術に基づく"ダブル・ゲート"S 10 OI MOSFET構造で構成される集積回路の構造の一部を示す断面図である。

【図2】他の公知の先行技術に基づく構造による集積回路の構造の一部を示す断面図である。

【図3】SOI基板上に形成され、本発明に係る実施の 形態1によって製造されたMOSFETを有する集積回 路の構造の一部を示す断面図である。

【図4】図3に示された集積回路の一連の製造工程を示す断面図である。

【図5】図3に示された集積回路の一連の製造工程を示 20 す断面図である。

【図6】図3に示された集積回路の一連の製造工程を示す断面図である。

【図7】図3に示された集積回路の一連の製造工程を示す断面図である。

【図8】図3に示された集積回路の一連の製造工程を示す断面図である。


【図9】実施の形態1によって製造されたMOSFETのパック・ゲート電極を形成する高エネルギー・イオン・インプランテーションによってつくりだされるSOI基板上のドーパント・ホウ素の特徴を示すグラフである。

【図10】実施の形態2に係る集積回路の構造の一部を示す断面図である。


【符号の説明】

- 100 集積回路
- 102 p-MOSFET
- 104 n-MOSFET
- 112 SOI基板
- 114 シリコン基板
- 116 埋め込み絶縁層
- 120 n-ウェル領域
- 122 p-ウェル領域
- 124 フィールド酸化物層
- 130,140 ソース領域
- 132.142 ドレイン領域
- 134, 144 チャンネル領域
- 136, 146 ゲート酸化物層
- 138, 148 ゲート電極
- 150.152 パック・ゲート電極
- 151, 153 p 領域
- 154, 156, 160, 162 金属相互接続ライン
- 170 パット酸化物
- 0 172 窒化シリコン
 - 174 フィールド領域
 - 176 フォトレジスト・マスク
 - 204 n-MOSFET
 - 212 SOI基板
 - 2 1 4 半導体基板層
 - 216 埋め込み酸化物層
 - 218 シリコン表面層
 - 240 ソース領域
 - 242 ドレイン領域
- 30 244 チャンネル領域
 - 246 ゲート酸化物
 - 248 ポリシリコンゲート
 - 215 基板
 - 252 バック・ゲート電極


[図1]




【図2】




[図3]









【図5】







[図7]



[図8]



[図9]



【図10】

